⑥日本国特許庁(JP)

① 特許出願公開

平3-173471 @公開特許公報(A)

(Dint. Cl. 5

識別記号

厅内整理番号

❸公闘 平成3年(1991)7月26

H 01 L 27/118 H 05 K 3/00

D 6921-5E 8225-5F

H 01 L 21/82

M

審査請求 未請求 請求項の数 1 (金4頁

◎発明の名称

マスタスライス方式LSIの配線構造

頌 平1-312541 到特

題 平1(1989)12月1日 创出

睤 ②光 老

⑦出

茂芳 多和田 绫

東京都港区芝5丁目33番1号 日本電気株式会社内

呜 習 牧 ØÆ.

石川県石川郡営来町安隆寺1番地 北陸日本電気ソフト

エア株式会社内

日本電気保式会社 砂出 題

北陸日本電気ソフトウ 願 人

東京都港区芝5丁目7番1号 石川県石川都鶴来町安養寺【番地

エア株式会社

弁理士 河原 純一 四代 理

1. 発明の名称

マスタスライス方式しらしの配縁構造

2. 特許請求の範囲

垂直方向および水平方向の関級格子が定義され 太郊 1 の配線層および第2の配線層と、

これら第1の配線でおよび第2の配線層に定数 された重直方向および水平方向の配終格子の各格 予点の対角を結ぶ解めの配譲指子が定義された第 3の記録器と

を打することを特徴とするマスタスライス方式 し5:の配線構造。

3. 発明の詳細な説明

(延某上の利用分野)

本芸明はマスクスライス方式しらしの配線構造 に関し、特に配数工程以前のマスクを共通とし配 保に関するマスクのみを品はごとに設計製作して 1. S1を作成するマスをようイス方式しS1の例

健康、この種のマスタスライス方式LSIの配 線構造では、すべての配線層の配線指子が改直方 剤および水平方向に定載されていた (参考文献: 『論理技器のCAD』。情報処理学会。昭和56 年3月20日発行)。

いに、無名団に示すように、重選方向格子間隔 および水平方向格子間隔をともにせどし次とおに 鼠線ネットの端子し1および端子に2間の配線長 が高速動作を必要とするしS1の遅延時間等の間 物を為足するために 8 d 以内であるという 制限が ある塩白を例にとって説別すると、端子し1だよ び端子し2回を結ぶ直線の角度が0度をたは30 皮に近いものから頃に第1の記録图!および第2 の配線際2を聞いて配線する配線処理を行った箱 果、第3国に示すように、配線機器101と配線 名録102とによって端子に1および端子に2間 の記録が運回させられ、配級長!2dの配線経路 201が得られたときに、従来のマスタスライス

转期平3-173471(2)

線経路(11日よび112を得ることにより、制限を端大寸配線長84の配線経路211を得ていた。

(発明が解決しようとする課題)

上述した民来のマスタスライス方式しSIの配線構造では、高速操作を必要とするしSIの課題 時間等の制約を選足するために設定された配線是 に制限がある配数ネットの配線において配線処理 後にその制限が終れされなかった場合に、制限を 続たすようにするために他の起線を移動させて配 級の修正を行う必要があったので、配線の修正に 多大な工数を異するという欠点がある。

また、配縁の修正を行っても配線長の切限を納 たすことができなかった場合には、ブロックの配 変絶正等を行って配線処理をやり直す必要があり、 さらに処理時間が増大するという欠点がある。

本教明の目的は、上述の点に扱み、第1の配線 語および第2の配線語に定義された垂直方向およ び水平方向の配線格子の各名子点の対角を結ぶ額 めの配線格子が定線された第3個の配線隔を利用

次に、本発明について図例を参照して詳細に思明する。

第1回は、本類例の一変施例に終るマスタスライス方式し51の配線構造を示す図である。本実施例のマスクスライス方式し51の配線構造は、 垂直方向および水平方側の配線格子が定義された 第1の配線層1なよび第2の配線層2と、第1の 配線層(および第2の配線層2と、第1の 配線層(および第2の配線層2と、第1の 配線層(および第2の配線層2との発音力 方向および水平方向の配線格子の各稿子点の無角 を結本料めの配線格子が定義された場3の配線層 3とから構成されている。

次に、このように領域された水変統例のマスタスライス方式しSIの配線構造における配線路程について、第2個~群4回を参照しながら異体的に説明する。

第2回に栄すように、性証方向格予開格および 水平方向格予開格をともにはとしたときに単線ネットの端で、1 および編予、2 隣の配線長が新速 動作を必要とするし5 Iの遅延時間等の測約を構 足するために8 4 以内であるという割段がある場 して、他の記録を移動したりブロックの配置位限を変更したりすることなしに、比較的容易に配線 表の問題を行うことができるマスタスライス方式 LSIの記録機能を提供することにある。

(環題を解決するための手段)

本発明のマスクスライス方式しい1の配該構造 は、重直方向および水平方向の配級格子が定義された第1の能線器および第2の配線器と、これら 第1の配線器および第2の配線器に定義された重 直方向および水平方向の配線格子の各格子点の対 角を結ぶ終めの配線格子が定義された第3の配線 暦と左右する。

(作用)

本発明のマスタスライス方式しち i の配線構造では、第1の配線層および第2の配線層に垂直方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に定義された竪直方向および水平方向の配線格子の各格子点の対角を指々料めの配線格子が定義される。

(実施例)

合を例にとって説明すると、漢字(1 および嬢子 : 2 間を持ぶ直線の角度かり使または9 0 度に近 いものから瞬に第1 の配線原1 および第2 の配級 周2を用いて配線する配線処理を行った結果、第 3 図に示すように、配線接路1 0 1 と配線送路1 0 2 とによって精子1 1 および漢子1 2 間の配線 が迂回させられ、配線長1 2 0 の配線器器2 9 1 が得られたとをに、第4 図に示すように、配線長 路1 0 1 および1 0 2 を総正せずに、端子1 1 および端子; 2 の位置に第1 の配線原1 および2 3 2 をび装し、端子1 1 および結子1 2 間を第3 の配 線路3を用いて斜めの配線を行うことにより、削 限を増たす配線長

$$2 = \sqrt{(44)^2 + (44)^4}$$

の配銀経路221を得ることができる。

(発明の効果)

以上親明したように本発明は、高速動作を必要 ・とするしSIの遅延時間等の制約を満足するため

特開平3-173471 (3)

に設定された配路長の精限に対して第1の配線器 および第2の配線層を見いて配線処理を行った後 に制限を治たしていない配線を制限を治たすよう にするために第3層の超級層を利用することによ り、他の配ધを移動したりプロックの配便位置を 変更したりすることなしに、比較的容易に配切員 の網盤を行うことができる幼児がある。

4. 図画の簡単な説明

第1回は本発明の一裏庭園に係るマスタスライ ス方式しSIの配線構造を示す図、

道を関は配線ネットの端子ペアの一例を示す図、 第3回以第1の配納酒および第2の配除酒を用 いた配録処理後の配料例を示す図、

第4回は第3の配線温を用いて入事修正を行っ た後の配装餌を示す図、

第5回は第1の配線層および第2の配線層を用 いて人手発正を行った後の配線例を示す図である。 図において.


1・・・野1の転換面、

2・・・第2の転線層、

9・・・第3の配納際、 101,102.221·航報経路、 231, 232・スルーホール、 しし、して・始子である。

价单出暖人


第 1 図



第1の競換層かよび第2の配象層に 定義された配象格子


近3の配破所に収扱された配額化子

第 2 2




特開平3-173471 (4)

第 4 図



◇ : 増1の配線層の双子


□ 第1の配線層が4び第2の配線層間のスルーホール



- 第1の配鉄道を上び花3の配鉄増削のスルーホール

♦ :第3の記数第の記載パターン

第5日



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.Cl.

H01L 27/118

H05K 3/00

(21)Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22) Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected. and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specification

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 d)^2 + (4 d)^2}$$
 $= 4\sqrt{2} d$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer

101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants


NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney


Figure 1



-+-: Wiring lattice defined in first wiring layer and second wiring layer

: Wiring lattice defined in third wiring layer

Figure 2







Figure 5



[Translator's N tes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.